日本東北大學研究生院研究科應用物理學專業(yè)梶谷剛教授的研究小組公開了一款多層型熱電元件的試制品。該試制品由錳硅類材料制成的熱電材料片材層疊而成(圖1)。已在東北大學產(chǎn)學協(xié)作推進本部于2012年3月15日在東京都千代田區(qū)舉行的“東北大學革新展”上展出。

　　圖1：層疊型壓電元件的制造工序

　　梶谷教授的研究小組正在與日本東北陶瓷(宮城縣亙理町)等三家公司共同開發(fā)由錳硅類熱電材料片材層疊而成的多層型元件。此次的展示品的P型半導體采用的是MnSi(錳硅類)材料，N型半導體采用的是Mn1-xFexSiy(錳鐵硅類)材料。

　　具體的制造工序如下：分別調(diào)整N型和P型熱電材料的成分，并將其煅燒作為原材料，將原材料粉碎后利用通常的刮板法(Doctor Blade Method)進行片狀成型處理。然后在片材上用絲網(wǎng)印刷法涂覆絕緣膏，并反復將N型半導體和P型半導體以及絕緣膏交替層疊。絕緣膏不涂布在片材上的高溫側(cè)和低溫側(cè)的端部，而是通過絲網(wǎng)印刷讓N型與P型形成結(jié)合在一起的狀態(tài)。這樣，N型半導體和P型半導體就形成了串聯(lián)排列的壓電元件。

　　對片材的層疊品進行壓制后，在生坯狀態(tài)下，按照所需尺寸的元件形狀，沿垂直于層疊面的方向?qū)⑵淝袛唷Ｈ缓筮M行燒結(jié)，在形成高溫側(cè)和低溫側(cè)的端部形成電極，并用玻璃密封材料在外側(cè)進行絕緣處理，*終便可形成熱電元件。

　　此次的試制品中，N型半導體和P型半導體的片材厚度都為150μm，一對N型和P型片材的厚度約為300μm。絕緣層的厚度為15μm。此次通過層疊30對N型和P型半導體，試制出了10mm見方、厚5mm等多個規(guī)格的層疊元件，并進行了性能評測。據(jù)介紹，此次的錳鐵硅類材料制造的熱電元件“可在室溫到850K的溫度范圍內(nèi)使用”。錳硅鍶類的熱電材料制成的熱電元件“可在室溫到750K的溫度范圍內(nèi)使用”。

　　此前的熱電元件一直采用由大量P型與N型半導體的長方體交替排列的形式。東北陶瓷解釋稱，這種配置的“封裝密度低，容易導致高成本”。另外，原來普遍采用Bi-Te(鉍碲)類材料，而錳硅類材料資源豐富，因此此次的技術(shù)還極有望降低材料成本。